Na eletrônica digital, a tabela verdade e a expressão booleana são ferramentas fundamentais para a análise e o projeto de circuitos lógicos. A tabela verdade é uma representação tabular que relaciona todas as possíveis combinações de entradas de um circuito com suas respectivas saídas, permitindo compreender completamente o comportamento lógico de portas e sistemas digitais. Ela é amplamente utilizada na validação de circuitos combinacionais, como portas lógicas, multiplexadores e somadores, sendo essencial para verificar se o circuito atende às condições desejadas. Já a expressão booleana é a forma matemática que descreve o funcionamento lógico de um circuito, utilizando operações da álgebra de Boole. A partir da tabela verdade, é possível derivar a expressão booleana correspondente e vice-versa. Essa representação permite simplificar circuitos, reduzir o número de componentes e otimizar o desempenho, sendo uma etapa crucial no desenvolvimento de sistemas digitais. Considere a tabela verdade a seguir:

Assinale a alternativa que apresenta corretamente a expressão booleana equivalente à tabela verdade apresentada para a saída "S": 

Os circuitos combinacionais são um dos blocos fundamentais da eletrônica digital, caracterizados por apresentarem saídas que dependem exclusivamente das entradas no instante atual, ou seja, não possuem memória de estados anteriores. Diferentemente dos circuitos sequenciais, nesses sistemas não há armazenamento de informações e o comportamento é totalmente determinado pela lógica implementada no momento da análise. Esses circuitos são amplamente utilizados em aplicações como somas binárias (somadores), seletores de sinais (multiplexadores), decodificadores, codificadores e comparadores, sendo essenciais no processamento de dados digitais. Sua análise e projeto são baseados em álgebra booleana, tabelas-verdade e mapas de Karnaugh, ferramentas que permitem simplificar expressões lógicas e otimizar circuitos. 
Analise o circuito lógico a seguir: 

Assinale a alternativa que representa corretamente a expressão boleana da saída Y: 

Em processadores, a Unidade Lógica e Aritmética é construída com circuitos de lógica combinacional. Qual fator físico limita diretamente a velocidade máxima (frequência de clock) desse bloco operacional? 

Considere a seguinte função lógica de três variáveis e assinale a alternativa correta.

F (A,B,C) = B + AC

Na área de eletrônica digital, a tradução de circuitos lógicos em tabelas-verdade é uma etapa fundamental para compreender, verificar e validar o comportamento de um sistema. Enquanto o circuito mostra graficamente a interligação entre portas lógicas e sinais de entrada e saída, a tabela-verdade permite representar, de forma organizada, todas as combinações possíveis das entradas e os respectivos resultados produzidos na saída. Portanto, dado o circuito: 
                     

Qual é a tabela verdade que representa o seu comportamento? 

Pode-se dizer que uma memória ROM é:

A função de um circuito multiplexador com oito entradas e uma saída é:

Pela tabela verdade da operação booleana E=(AB+BC) BC+(BC+AC)BA, a saída E será verdadeira (E=1) em:

Ao se comparar as tabelas verdade de uma porta lógica NAND, com três entradas, com a tabela verdade de uma porta OR, com três entradas, pode-se dizer que elas terão mesma saída em:

A operação booleana E=AB(AD+AC)+BC(BA+CA) equivale a: 

A figura abaixo mostra um diagrama esquemático de um circuito combinacional que realiza a multiplicação de dois números (x e y) de dois bits em sua entrada, sendo os índices 1 os Bits Mais Significativos (MSB), e os índices 0 os Bits Menos Significativos (LSB). O circuito resulta em um número z de quatro bits, sendo o índice 3 o Bit Mais Significativo (MSB) e o índice 0 o Bit Menos Significativo (LSB).

Assinale a alternativa que contenha a expressão lógica booleana para o bit z₂ do número z resultante da multiplicação entre os números x e y

Um engenheiro precisa projetar um circuito combinacional com 4 variáveis de entrada (A, B, C, D) que implementa a seguinte função booleana, onde os termos são mintermos:
F(A,B,C,D) = Σm(0, 2, 5, 7, 8, 10, 13, 15)
Além disso, as combinações correspondentes aos mintermos 1, 3, 9 e 11 são condições "don't care" (podem ser 0 ou 1).
Após a minimização pelo mapa de Karnaugh, utilizando as condições "don't care" para obter a expressão mais simplificada possível, a expressão booleana mínima em soma de produtos (SOP) é dada por 

Um projetista precisa implementar um circuito combinacional que converta um código BCD (Binary Coded Decimal) de 4 bits em um código de 7 segmentos para display. Para otimizar o circuito, ele decide usar o mapa de Karnaugh para cada segmento.
A principal vantagem dessa técnica em relação à implementação direta pela tabela verdade é que