Questões de Concurso Público FIOCRUZ 2010 para Tecnologista em Saúde - Engenharia Eletrônica
Foram encontradas 6 questões
Ano: 2010
Banca:
FGV
Órgão:
FIOCRUZ
Prova:
FGV - 2010 - FIOCRUZ - Tecnologista em Saúde - Engenharia Eletrônica |
Q569028
Engenharia Eletrônica
Mapa de Karnaugh de Y
O mapa de Karnaugh mostrado na figura acima representa a seguinte função lógica:
Ano: 2010
Banca:
FGV
Órgão:
FIOCRUZ
Prova:
FGV - 2010 - FIOCRUZ - Tecnologista em Saúde - Engenharia Eletrônica |
Q569029
Engenharia Eletrônica
Texto associado
Com relação a sistemas ou circuitos combinacionais e sequenciais, analise as afirmativas a seguir.
I. A saída de um sistema combinacional é uma função estrita das suas entradas.
II. A presença de um circuito temporizador (clock) torna desnecessário o uso de elementos de memória em circuitos sequenciais.
III. Enquanto circuitos sequenciais não apresentam nenhum tipo de realimentação, o que lhes confere a característica sequencial, circuitos combinacionais apresentam uma natureza cíclica.
Assinale:
Ano: 2010
Banca:
FGV
Órgão:
FIOCRUZ
Prova:
FGV - 2010 - FIOCRUZ - Tecnologista em Saúde - Engenharia Eletrônica |
Q569030
Engenharia Eletrônica
Texto associado
Contador Flip-Flop JK
A figura acima mostra um contador binário conectado a um flip-flop JK, ambos com entrada de clock acionada por borda. O contador está programado para decrementar (D/U = 1) e, no início da contagem, Q = Q1 = Q0 = 0, sendo Q1 mais significativo do que Q0. Além disso, cada pulso de clock do contador (Clk1) é seguido por um pulso de clock do flip-flop (Clk2), havendo tempo suficiente para a estabilização das saídas de ambos os dispositivos.
Contador Flip-Flop JK
A figura acima mostra um contador binário conectado a um flip-flop JK, ambos com entrada de clock acionada por borda. O contador está programado para decrementar (D/U = 1) e, no início da contagem, Q = Q1 = Q0 = 0, sendo Q1 mais significativo do que Q0. Além disso, cada pulso de clock do contador (Clk1) é seguido por um pulso de clock do flip-flop (Clk2), havendo tempo suficiente para a estabilização das saídas de ambos os dispositivos.
Após um número razoável de pulsos de clock em Clk1 e Clk2, pode-se perceber uma periodicidade dos bits da saída Q do flip-flop, da forma:
Ano: 2010
Banca:
FGV
Órgão:
FIOCRUZ
Prova:
FGV - 2010 - FIOCRUZ - Tecnologista em Saúde - Engenharia Eletrônica |
Q569032
Engenharia Eletrônica
Texto associado
Com relação ao FPGA (Field Programmable Gate Array), analise as afirmativas a seguir.
I. As lógicas são construídas pela programação de matrizes, sendo uma de portas AND e outra de portas OR.
II. O interfaceamento do FPGA com o exterior é feito através de buffers unidirecionais de entrada ou de saída.
III. Existem pacotes de desenvolvimento que permitem um projeto digital feito através de editor de esquemáticos, editor de diagrama de estados ou linguagem descritiva de hardware (HDL).
Assinale:
Ano: 2010
Banca:
FGV
Órgão:
FIOCRUZ
Prova:
FGV - 2010 - FIOCRUZ - Tecnologista em Saúde - Engenharia Eletrônica |
Q569033
Engenharia Eletrônica
A Figura 1, acima, mostra um diagrama de quatro estados definidos pelos bits B e A, sendo B o mais significativo, e pelo bit de controle C.
A Figura 2, por sua vez, mostra uma implementação síncrona desse diagrama de estados com o uso de flip-flops D e das lógicas A e B.
Estas lógicas devem ser, respectivamente:
Conheça nossos planos